Tugas 10 Registrasi (Ahmad Firdaus Zakaria)

 REGISTER

Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu unit. Register dapat dibentuk dari rangkaian logika sekuensial yang dibentuk dari flip-flop. Register merupakan sebagian memori dari mikroprosessor yang dapat diakses dengan kecepatan yang sangat tinggi. Dalam melakukan pekerjaannya mikroprosessor selalu menggunakan registerregister sebagai perantaranya sehingga register dapat diibaratkan sebagai kaki dan tangannya dari mikroprosessor.

Dengan kata lain, Register adalah sekumpulan sel biner yang dipakai untuk menyimpan informasi yang disajikan dalam kode-kode biner. Penulisan (pemuatan) informasi itu tidak lain daripada penyetelan keadaan kumpulan flip-flop dalam register itu secara serentak sebagai satu kesatuan. Setiap flip-flop dalam register membentuk satu sel dan dapat menyimpan 1 angka biner (binary digit, bit). Satu register yang tersusun atas n sel dapat menyimpan n bit data yang dapat menyatakan salah satu dari 2n macam kode yang dapat dibentuk dari n bit tersebut, yang untuk data desimal dapat berharga dari 0 sampai dengan 2n-1. Register 8 bit, misalnya, dapat menyimpan salah satu dari 256 macam kode atau harga desimal 0 sampai dengan 255. Register dapat menyimpan informasi dalam kode biner dan menampilkannya kembali dan dikatakan dapat melakukan operasi baca dan tulis.

·        Macam Macam Register

Berdasarkan fungsinya , register yaitu ada register buffer dan register shift

1.      Register Buffer

Gambar 1 Rangkaian buffer 4 D - FF yang tersambung dalam sebuah rangkaian serial in, serial out shift register.

 

Register buffer berfungsi untuk menyimpan kata digital. Setiap datang pulsa clock, data dari input D dari masing - masing FF akan di transfer kepada Q output. Pada awalnya, isi dari register diset 0 dengan mengirimkan clock pada clear. Jika 1 merupakan input dari FF yang pertama, maka pada pulsa berikutnya 1 akan di trasnfer ke output FF1 dan sekaligus menjadi input FF2.

a) Register Buffer Tekendali

Register Buffer Terkendali adalah register buffer yang ditambah dengan beberapa gerbang logika dasar AND, OR, dan NOT. Gambar rangkaian menunjukkan sebuah Register buffer terkendali dengan CLR aktif tinggi. Apabila CLR = 1, maka akan terjadi reset pada flip-flop dan data yang tersimpan (Q) menjadi 0000. dan ketika CLR = 0, register siap beroperasi kembali. Sinyal kendali LOAD adalah input kendali yang menentukan operasi rangkaian.Ketika LOAD = 0, semua input data tidak diizinkan masuk, artinya flip-flop mengisolasi input data atau menahan semua data yang ada di dalamnya. Dengan kata lain, register tidak berubah selama LOAD = 0. Ketika LOAD = 1, semua input data akan diterima oleh register. Ketika LOAD kembali = 0, maka input data yang diterima register tadi akan tersimpan dengan aman tanpa gangguan perubahan input.

b) Register Buffer

Adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam register geser flipflop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri atau kekanan atas perintah denyut lonceng (Clock). Register dapat disusun secara langsung dengan flip-flop. Sebuah flip-flop (FF) dapat menyimpan (store) atau mengingat (memory) atau mencatat (register) data 1 bit.Pada dasarnya, kita dapat membuat register geser (shift register) dengan menggunakan berbagai macam flip-flop, seperti flip-flop RS, JK, D, dan T. Yang penting,rangkaian ini bersifat sinkronus sekuensial, yang berarti bahwa kondisi outputnya ditentukan oleh input, output sekarang (current output) dan setiap output berubah pada waktu yang bersamaan (konotasi dari sinkronus) untuk men-jamin integritas data.Operasi pergeseran data oleh register membuktikan bahwa suatu data biner dapat berpindah tempat, dari satu tempat menuju tempat yang lainnya (flip-flop yang lainnya). Perpindahan terjadi berdasarkan waktu. Register Geser atau Shift Register dapat memindahkan bit-bit yang tersimpan ke kiri atau ke kanan.Pergeseran bit ini penting dalam operasi aritmatika dan operasi logika yang dipakai dalam mikroprosesor (komputer).Dasar dari register geser adalah menggeser data yang disimpannya. Sebagai contoh, sebuah register geser 4-bit akan menggeser data biner yang saling berurutan sebanyak 4 posisi. Proses bergesernya data yang masuk ke dalam register terjadi sejalan dengan sinyal pendetak. Cepat-lambatnya pewaktuan dalam pergeseran dientukan oleh sinyal pendetak yang digunakan. Setiap kali sinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu posisi. Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan akan bergeser satu posisi lagi. Begitulah dan seterusnya.

Contoh kasus register geser dalam pekerjaan sehari-hari yaitu terdapat pada kalkulator. Bila kita memasukan masing-masing digit pada papan tombol, angka pada peraga akan bergeser ke kiri. Dengan kata lain, untuk memasukkan angka 268 kita harus mengerjakan hal sebagai berikut.

Pertama, kita akan menekan dan melepaskan 2 pada papan tombol, maka 2 muncul pada peraga pada posisi palng kanan. Selanjutnya, kita menekan dan melepaskan 6 pada papan tombol yang menyebabkan 2 bergeser satu posisi ke kiri, yang memungkinkan 6 muncul pada posisi paling kanan, 26 muncul pada peraga. Akhirnya, kita menekan dan melepaskan 8 pada papan tombol, 268 muncul pada peraga.

2. Register Shift

Shift Register merupakan jenis rangkaian logika sekuensial yang dapat digunakan untuk menyimpan data dan juga dapat mentransfer data tersebut. Rangkaian logika sekuensial dari Shift Register akan mengambil data dari saluran input dan kemudian data tersebut akan dipindahkan atau digeser ke bagian output dalam setiap kali siklus clock.Shift Register pada dasarnya merupakan suatu rangkaian beberapa Latch yang disusun membentuk untaian seri sehingga output dari satu Latch akan menjadi input dari Latch berikutnya. Data dapat masuk secara seri yaitu satu per satu baik dari kiri ataupun dari kanan, dan juga dapat masuk secara bersamaan pada rangkaian paralel.

Jumlah Latch yang dibubtuhkan untuk membuat sebuah Shift Register biasanya ditentukan oleh jumlah bit yang akan disimpan. Secara umum, sebuah Shift Register terdiri dari 8 bit ( 1 byte) yang tersusun dari delapan Latch. Semua clock pada setiap Latch dihubungkan menjadi satu (common clock) sehingga perangkat akan sinkron pada saat pengoperasian.Shift Register digunakan untuk menyimpan dan memindahkan data seperti dua buah bilangan biner sebelum ditambahkan bersamaan yang biasa digunakan pada kalkulator atau komputer. Selain itu, Shift Register juga dapat digunakan untuk mengubah data dari seri ke paralel atau dari paralel ke seri.Shift Register secara umum dilengkapi dengan sebuah Clear atau Reset sehingga rangkaian dapat di Set atau Reset sesuai keinginan. Menurut pergerakan data yang dijalankan, Shift Register dapat dibagi menjadi empat kelompok yaitu:

1. Serial Input to Paralel Output (SIPO). Data yang masuk ke Shift Register secara seri, satu bit data untuk setiap siklus Clock. Sedangkan data yang keluar dalam bentuk paralel.

2. Serial Input to Serial Output (SISO). Data yang masuk ke Shift Register secara seri dan keluar juga dalam bentuk seri. Data masuk dan keluar dari Shift Register dikontrol dari Clock.

3. Paralel Input to Serial Output (PISO). Data yang masuk ke Shift Register dalam bentuk paralel secara bersamaan dalam siklus satu Clock. Output berbentuk seri dengan keluaran satu bit untuk setiap Clock.

4. Paralel Input to Paralel Output (PIPO). Data yang masuk ke Shift Register dalam bentuk paralel secara bersamaan dalam satu siklus Clock. Output juga akan keluar secara bersamaan untuk siklus Clock selanjutnya.Shift Register yang digunakan untuk memindahkan atau menggeser data umumnya menggunakan jenis SIPO dan PISO. Sedangkan jenis SISO dan PIPO biasa digunakan untuk menunda pengeluaran data atau berfungsi sebagai delay

Tugas 9 (Ahmad Firdaus Zakaria) Latches, FF, dan Timer

 

• Latches

Keluaran gerendel bergantung pada masukan arusnya dan padaoutput sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah
Latches dibagi menjadi 3, yaitu : S-R (Set-Reset) Latch , Gated S-R Latch , Gated D Latch
SR-LATCH

1. Ujilah SR Berikut ini Jika S=0 dan R=0, Maka berapakah Qn dan Ǭn Nya..?

    3. Ujilah SR Berikut ini Jika S=1 dan R=1, Maka berapakah Qn dan Ǭn Nya..?

  4.Ujilah SR Berikut ini Jika S=1 dan R=0, Maka berapakah Qn dan Ǭn Nya..?

Sekali lagi, sirkuit multivibrator ini tersedia sebagai perangkat semikonduktor yang dikemas sebelumnya, dan dilambangkan sebagai berikut:
S-R Gated Latch Symbol
SR gated latch symbol
Juga umum untuk melihat input aktifkan yang ditunjuk oleh huruf "EN" bukan hanya "E."
GATED D LATCH
Karena input aktifkan pada gerendel SR yang terjaga keamanannya menyediakan cara untuk mengunci output Q dan bukan-Q tanpa memperhatikan status S atau R, kita dapat menghilangkan salah satu input tersebut untuk membuat rangkaian gerendel multivibrator tanpa input "ilegal" negara bagian.
Sirkuit seperti itu disebut kait D, dan logika internalnya terlihat seperti ini:

    SR latch adalah rangkaian berurut yang dapat dibuat dari rangkaian gerbang NOR atau gerbang NAND terkopel, SR latch memiliki dua input yaitu S berarti set dan R berarti reset.Dalam pengujian Set dan Reset (SR) Latch, hasil pengujian tidak boleh melawan dari tabel kebenaran. Ketika memulai pengujian dari R atau S tidak menjadi masalah.SR latch adalah rangkaian berurut yang dapat dibuat dari rangkaian gerbang NOR atau gerbang NAND terkopel, SR latch memiliki dua input yaitu S berarti set dan R berarti reset.Dalam pengujian Set dan Reset (SR) Latch, hasil pengujian tidak boleh melawan dari tabel kebenaran. Ketika memulai pengujian dari R atau S tidak menjadi masalah.

Syarat SR LATCH

a. Pada pengujian menggunakan Gerbang NAND jika S=1 dan R=0 maka proses di lakukan dari R ke S.

b. Jika menggunakan gerbang NOR Ketika S=0 dan R=1 maka proses di lakukan dari R ke S.

c. hasil tidak boleh melawan tabel kebenaran

Contoh kasus SR LATCH – Menggunakan Gerbang NAND

            2. Ujilah SR Berikut ini Jika S=0 dan R=1, Maka berapakah Qn dan Ǭn Nya..?

  

Note no.4 : Ketika S=1 dan R=0 maka proses di lakukan dari R ke S. yang jelas hasil tidak boleh melawan tabel kebenaran

GATED S-R LATCH

Terkadang berguna dalam rangkaian logika untuk memiliki multivibrator yang mengubah status hanya ketika kondisi tertentu terpenuhi, terlepas dari status input S dan R-nya.

Input bersyarat disebut aktifkan, dan dilambangkan dengan huruf E. Pelajari contoh berikut untuk melihat cara kerjanya:

Gated SR- Latch Truth Table

 

Ketika E=0, output dari dua gerbang AND dipaksa ke 0, terlepas dari status S atau R. Akibatnya, rangkaian berperilaku seolah-olah S dan R keduanya 0, mengunci output Q dan bukan-Q di negara terakhir mereka.

Hanya ketika input aktifkan diaktifkan (1) kait akan merespons input S dan R. Perhatikan fungsi identik dalam logika tangga:

Gated S-R Latch Ladder Logic

 

Aplikasi praktis dari ini mungkin sirkuit kontrol motor yang sama (dengan dua sakelar tombol tekan yang biasanya terbuka untuk start dan stop), kecuali dengan penambahan input penguncian master (E) yang menonaktifkan kedua tombol tekan agar tidak memiliki kendali atas motor. saat rendah (0).

Perhatikan bahwa input R telah diganti dengan komplemen (inversi) dari input S lama, dan input S telah diubah namanya menjadi D. Seperti halnya gerendel S-R dengan gerbang, kait D tidak akan merespons input sinyal jika diaktifkan inputnya adalah 0—itu tetap terkunci di status terakhirnya. Namun, ketika input aktifkan adalah 1, output Q mengikuti input D.
Karena input R dari sirkuit S-R telah dihilangkan, kait ini tidak memiliki status "tidak valid" atau "ilegal". Q dan bukan-Q selalu berlawanan satu sama lain.

Flip-Flop

            Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.

Ada beberapa kondisi dalam flip-flop:

1. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat dipicu, apapun kondisi sebelumnya.

2. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat dipicu, apapun kondisi sebelumnya.

3. Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.

4. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.

Flip-Flop dibagi menjadi 4, yaitu:

1.) SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set).

2.) D-Flip-Flop (Delay/Data Flip-Flop) merupakan pengembangan dari SR-Flip-Flop yang digunakan untuk mengatasi output tidak valid pada SR-Flip-Flop. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R.

3.) JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

4.) T-Flip-Flop (Toggle Flip-Flop) adalah flip-flop yang mengkomplemenkan data yang disimpan jika mendapat input 1. merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.

Timer

Monostable (one-shot) operation

Multivibrator monostabil, juga disebut satu tembakan atau monoflop, adalah rangkaian elektronik logika sekuensial yang menghasilkan pulsa keluaran. Saat dipicu, pulsa dengan durasi yang telah ditentukan sebelumnya diproduksi. Sirkuit kemudian kembali ke keadaan stabil dan tidak menghasilkan output lagi sampai dipicu lagi.

Astable operation

Konfigurasi astabil menghasilkan aliran pulsa yang berkelanjutan dengan panjang dan frekuensi tetap. Disebut astabil karena tidak memiliki keadaan stabil, terus menerus bolak-balik.

Ini sangat mirip dengan sirkuit monostabil dengan dua perbedaan yang tampaknya kecil:

Ada resistor kedua (R2) antara debit dan kapasitor / ambang batas.

Pemicu terhubung ke ambang, bukan menjadi input eksternal.

Karena perbedaan ini, operasinya sangat berbeda.

Seperti sebelumnya, C1 mengisi daya, tetapi kali ini melalui kombinasi R1 dan R2. Karena input pemicu adalah tegangan pada C1, 555 terpicu ketika C1 dilepaskan ke 1/3Vcc, di mana flipflop akan disetel dan C1 mulai mengisi daya lagi. Ini berarti bahwa C1 tidak pernah melepaskan ke 0v sehingga ketika mengisi tidak tidak mengisi dari 0v, itu berubah dari 1/3Vcc. Efek praktisnya adalah waktu pengisian tidak penuh (R1+R2)C. Sebaliknya dibutuhkan 0,693(R1+R2)C1 detik. Mengapa 0,693? Matematika.

Ketika pin pelepasan ditanahkan sebagai respons terhadap tegangan kapasitor / ambang mencapai 2/3Vcc, C1 melepaskan melalui R2. Ini membutuhkan waktu yang ditentukan oleh R2 dan C1. Sekali lagi C1 mengeluarkan dari 2/3Vcc ke 1/3Vcc sehingga waktunya menjadi 0,693(R2C1).

KARTU UJIAN

 

UTS SISDIG (AHMAD FIRDAUS ZAKARIA 2103015174 2D TI)

 

sumber : https://onlinelearning.uhamka.ac.id/my/