Keluaran gerendel bergantung pada masukan arusnya dan padaoutput sebelumnya dan perubahan statusnya dapat terjadi kapan saja ketika inputnya berubah
Latches dibagi menjadi 3, yaitu : S-R (Set-Reset) Latch , Gated S-R Latch , Gated D Latch
SR-LATCH- Ujilah SR Berikut ini Jika S=0 dan R=0, Maka berapakah Qn dan Ǭn Nya..?
3. Ujilah SR Berikut ini Jika S=1 dan R=1, Maka berapakah Qn dan Ǭn Nya..?
4.Ujilah SR Berikut ini Jika S=1 dan R=0, Maka berapakah Qn dan Ǭn Nya..?
Sekali lagi, sirkuit multivibrator ini tersedia sebagai perangkat semikonduktor yang dikemas sebelumnya, dan dilambangkan sebagai berikut:
S-R Gated Latch Symbol
SR gated latch symbol
Juga umum untuk melihat input aktifkan yang ditunjuk oleh huruf "EN" bukan hanya "E."
GATED D LATCH
Karena input aktifkan pada gerendel SR yang terjaga keamanannya menyediakan cara untuk mengunci output Q dan bukan-Q tanpa memperhatikan status S atau R, kita dapat menghilangkan salah satu input tersebut untuk membuat rangkaian gerendel multivibrator tanpa input "ilegal" negara bagian.
Sirkuit seperti itu disebut kait D, dan logika internalnya terlihat seperti ini: SR latch adalah rangkaian berurut yang dapat dibuat dari rangkaian gerbang NOR atau gerbang NAND terkopel, SR latch memiliki dua input yaitu S berarti set dan R berarti reset.Dalam pengujian Set dan Reset (SR) Latch, hasil pengujian tidak boleh melawan dari tabel kebenaran. Ketika memulai pengujian dari R atau S tidak menjadi masalah.SR latch adalah rangkaian berurut yang dapat dibuat dari rangkaian gerbang NOR atau gerbang NAND terkopel, SR latch memiliki dua input yaitu S berarti set dan R berarti reset.Dalam pengujian Set dan Reset (SR) Latch, hasil pengujian tidak boleh melawan dari tabel kebenaran. Ketika memulai pengujian dari R atau S tidak menjadi masalah.
Syarat SR LATCH
a. Pada pengujian menggunakan Gerbang NAND jika S=1 dan R=0 maka proses di lakukan dari R ke S.
b. Jika menggunakan gerbang NOR Ketika S=0 dan R=1 maka proses di lakukan dari R ke S.
c. hasil tidak boleh melawan tabel kebenaran
Contoh kasus SR LATCH – Menggunakan Gerbang NAND
2. Ujilah SR Berikut ini Jika S=0 dan R=1, Maka berapakah Qn dan Ǭn Nya..?
Note no.4 : Ketika S=1 dan R=0 maka proses di lakukan dari R ke S. yang jelas hasil tidak boleh melawan tabel kebenaran
GATED S-R LATCH
Terkadang berguna dalam rangkaian logika untuk memiliki multivibrator yang mengubah status hanya ketika kondisi tertentu terpenuhi, terlepas dari status input S dan R-nya.
Input bersyarat disebut aktifkan, dan dilambangkan dengan huruf E. Pelajari contoh berikut untuk melihat cara kerjanya:
Gated SR- Latch Truth Table
Ketika E=0, output dari dua gerbang AND dipaksa ke 0, terlepas dari status S atau R. Akibatnya, rangkaian berperilaku seolah-olah S dan R keduanya 0, mengunci output Q dan bukan-Q di negara terakhir mereka.
Hanya ketika input aktifkan diaktifkan (1) kait akan merespons input S dan R. Perhatikan fungsi identik dalam logika tangga:
Gated S-R Latch Ladder Logic
Aplikasi praktis dari ini mungkin sirkuit kontrol motor yang sama (dengan dua sakelar tombol tekan yang biasanya terbuka untuk start dan stop), kecuali dengan penambahan input penguncian master (E) yang menonaktifkan kedua tombol tekan agar tidak memiliki kendali atas motor. saat rendah (0).
Perhatikan bahwa input R telah diganti dengan komplemen (inversi) dari input S lama, dan input S telah diubah namanya menjadi D. Seperti halnya gerendel S-R dengan gerbang, kait D tidak akan merespons input sinyal jika diaktifkan inputnya adalah 0—itu tetap terkunci di status terakhirnya. Namun, ketika input aktifkan adalah 1, output Q mengikuti input D.
Karena input R dari sirkuit S-R telah dihilangkan, kait ini tidak memiliki status "tidak valid" atau "ilegal". Q dan bukan-Q selalu berlawanan satu sama lain.
Flip-Flop
Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Ada beberapa kondisi dalam flip-flop:
1. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat dipicu, apapun kondisi sebelumnya.
2. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat dipicu, apapun kondisi sebelumnya.
3. Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.
4. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.
Flip-Flop dibagi menjadi 4, yaitu:
1.) SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set).
2.) D-Flip-Flop (Delay/Data Flip-Flop) merupakan pengembangan dari SR-Flip-Flop yang digunakan untuk mengatasi output tidak valid pada SR-Flip-Flop. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R.
3.) JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.
4.) T-Flip-Flop (Toggle Flip-Flop) adalah flip-flop yang mengkomplemenkan data yang disimpan jika mendapat input 1. merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.
Timer
Monostable (one-shot) operation
Multivibrator monostabil, juga disebut satu tembakan atau monoflop, adalah rangkaian elektronik logika sekuensial yang menghasilkan pulsa keluaran. Saat dipicu, pulsa dengan durasi yang telah ditentukan sebelumnya diproduksi. Sirkuit kemudian kembali ke keadaan stabil dan tidak menghasilkan output lagi sampai dipicu lagi.
Astable operation
Konfigurasi astabil menghasilkan aliran pulsa yang berkelanjutan dengan panjang dan frekuensi tetap. Disebut astabil karena tidak memiliki keadaan stabil, terus menerus bolak-balik.
Ini sangat mirip dengan sirkuit monostabil dengan dua perbedaan yang tampaknya kecil:
Ada resistor kedua (R2) antara debit dan kapasitor / ambang batas.
Pemicu terhubung ke ambang, bukan menjadi input eksternal.
Karena perbedaan ini, operasinya sangat berbeda.
Seperti sebelumnya, C1 mengisi daya, tetapi kali ini melalui kombinasi R1 dan R2. Karena input pemicu adalah tegangan pada C1, 555 terpicu ketika C1 dilepaskan ke 1/3Vcc, di mana flipflop akan disetel dan C1 mulai mengisi daya lagi. Ini berarti bahwa C1 tidak pernah melepaskan ke 0v sehingga ketika mengisi tidak tidak mengisi dari 0v, itu berubah dari 1/3Vcc. Efek praktisnya adalah waktu pengisian tidak penuh (R1+R2)C. Sebaliknya dibutuhkan 0,693(R1+R2)C1 detik. Mengapa 0,693? Matematika.
Ketika pin pelepasan ditanahkan sebagai respons terhadap tegangan kapasitor / ambang mencapai 2/3Vcc, C1 melepaskan melalui R2. Ini membutuhkan waktu yang ditentukan oleh R2 dan C1. Sekali lagi C1 mengeluarkan dari 2/3Vcc ke 1/3Vcc sehingga waktunya menjadi 0,693(R2C1).
Tidak ada komentar:
Posting Komentar